

JP 5206320

2/9/1

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

04214620 **Image available**

MULTI-CHIP MODULE

PUB. NO.: 05-206320 [JP 5206320 A]
PUBLISHED: August 13, 1993 (19930813)
INVENTOR(s): MATSUBARA YUJI
APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP
(Japan)
APPL. NO.: 04-034002 [JP 9234002]
FILED: January 27, 1992 (19920127)
INTL CLASS: [5] H01L-023/28; H01L-021/56; H01L-023/36
JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)
JOURNAL: Section: E, Section No. 1465, Vol. 17, No. 640, Pg. 39,
November 26, 1993 (19931126)

ABSTRACT

PURPOSE: To improve heat radiating performance of a multichip module mounting a plurality of semiconductor chips, and to realize cost reduction for manufacturing the module.

CONSTITUTION: A first electric wiring substrate 7 and semiconductor chips 2 which are mounted on the wiring substrate 7 are sealed with a resin 1. Heat sinks 4 are mounted directly on at least some of the semiconductor chips 2 by high heat conductive bonding agent 3. Therefore, the necessity of a cap is eliminated, and heat of the semiconductor chips are easily conducted to the first electric wiring substrate 7 through the heat sinks 4 or the resin 1, thereby heat radiating performance can be improved.

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平5-206320

(43) 公開日 平成5年(1993)8月13日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 23/28	B	8617-4M		
21/56	E	8617-4M		
23/36		7220-4M	H 0 1 L 23/36	D

審査請求 未請求 請求項の数2(全4頁)

(21) 出願番号 特願平4-34002

(22) 出願日 平成4年(1992)1月27日

(71) 出願人 000004237

日本電気株式会社
東京都港区芝五丁目7番1号

(72) 発明者 松原 祐司

東京都港区芝五丁目7番1号 日本電気株式会社内


(74) 代理人 弁理士 鈴木 章夫

(54) 【発明の名称】 マルチチップモジュール

(57) 【要約】

【目的】 複数の半導体チップを搭載したマルチチップモジュールの放熱性を改善し、かつそのコストダウンを図る。

【構成】 第一の電気配線基板7と、これに搭載された半導体チップ2とが樹脂1により封止され、かつ少なくとも一部の半導体チップ2上にはヒートシンク4が高熱伝導性接着剤3により直接に取り付けられている。このため、キャップが不要となり、半導体チップ2の熱がヒートシンク4或いは樹脂1を介して第一の電気配線基板7に伝達され易くなり、放熱性が改善される。



【特許請求の範囲】

【請求項1】 複数の半導体チップを第一の電気配線基板に搭載し、この第一の電気配線基板を第二の電気配線基板に搭載するとともに、前記半導体チップ上にヒートシンクを配設してなるマルチチップモジュールにおいて、前記複数の半導体チップと第一の電気配線基板は樹脂により封止され、かつ少なくとも一部の半導体チップ上にはヒートシンクが直接に取り付けられていることを特徴とするマルチチップモジュール。

【請求項2】 複数の半導体チップを第一の電気配線基板に搭載し、この第一の電気配線基板を第二の電気配線基板に搭載するとともに、前記半導体チップ上にヒートシンクを配設してなるマルチチップモジュールにおいて、前記複数の半導体チップと第一の電気配線基板は樹脂により封止され、かつ少なくとも一部の半導体チップ上には前記樹脂を介してヒートシンクが取り付けられていることを特徴とするマルチチップモジュール。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は半導体装置に関し、特に複数の半導体チップが収納されるマルチチップモジュールの構造に関する。

【0002】

【従来の技術】 従来のマルチチップモジュールは図4に断面図を示すように、複数の半導体チップ2が電気配線パターン（図示せず）を有する第一の電気配線基板7とバンパ6によって電気的に接続されるフリップチップ構造をとっている。第一の電気配線基板7は同様に電気配線パターン（図示せず）を有する第二の電気配線基板9上に接着剤8で固定され、金属配線5によって電気的に接続されている。又、半導体チップ2のバンパ6によって第一の電気配線基板7と接続される側の面と反対側の面（以下、上面と称す）は第二の電気配線基板9を覆うように取着されたキャップ11に接着剤8により接続され、かつこのキャップ11の上面には半導体チップ2から発生する熱を効率的に逃がすためのヒートシンク4が接着剤3により取付けられている。10はリードである。

【0003】 尚、半導体チップはS1で構成されているため、熱膨張率の不一致によるバンパ6へのダメージをなくするため第一の電気配線基板7はS1で形成されている。又、第二の電気配線基板9はAl₂O₃、バンパ6はAu、キャップ11はAl₂O₃、接着材8はAgペーストまたはAlポリイミドペースト、ヒートシンク4はAl、ヒートシンクの接着材3は高熱伝導性シリコン樹脂で形成されている。キャップ11の封止はAu-Snロー材によって接続されている。

【0004】

【発明が解決しようとする課題】 この従来のマルチチップの構造では、半導体チップ2の厚さの相違やバラツキ

が存在するとともに、キャップ11の高さHのバラツキと反り、更には第二の電気配線基板9の反りが原因して、半導体チップ2とキャップ11との間の間隔が大きくなり、両者を接着する接着材8の厚さが厚くなってしまふ。接着材8の厚さが厚くなると熱がヒートシンク4に伝わり難くなるので放熱性が悪くなるという問題が生じる。又、接着材8の厚さが厚くなると、接着材8が均一に着かなくなり、この点でも放熱性が悪くなっていた。

【0005】 この問題を解消するために、半導体チップ2の厚さとキャップ11の高さHを測定し、最適な組合わせでマルチチップモジュールを組立てようとするのが考えられるが、これでは種々の規格の半導体チップやキャップを用意しておく必要があり、かつ組立て作業が繁雑になる等、半導体装置のコストが高くなるおそれがある。又、キャップ11の反りのバラツキが大きいとAu-Snロー材によるキャップ11の気密不良が発生するおそれもある。本発明の目的は、放熱性を改善するとともに、コストダウンを図ったマルチチップモジュールを提供することにある。

【0006】

【課題を解決するための手段】 本発明は第一の電気配線基板と、これに搭載された半導体チップとが樹脂により封止され、かつ少なくとも一部の半導体チップ上にはヒートシンクが直接に取り付けられている。又、少なくとも一部の半導体チップ上には樹脂を介してヒートシンクを取り付けられている。

【0007】

【作用】 半導体チップ上に直接或いは樹脂を介してヒートシンクが取り付けられるため、キャップが不要となり、半導体チップの熱がヒートシンク或いは第一の電気配線基板に伝達され易くなり、放熱性が改善される。

【0008】

【実施例】 次に、本発明について図面を参照して説明する。図1は本発明の一実施例のマルチチップモジュールの断面図である。半導体チップ2を第一の電気配線基板7の上面に形成した電気配線パターン（図示せず）にバンパ6で電気的に接続した上で、第一の電気配線基板7上に樹脂1をポッティングし、半導体チップ2及び電気配線パターンを保護している。そして、半導体チップ2の上面を樹脂1から露出させ、この上に高熱伝導性接着剤3によってヒートシンク4を取付けてある。尚、第一の電気配線基板7は従来と同様に第二の電気配線基板9上に載置されて接着剤8で支持されており、両者は金属細線5で電気接続される。尚、10はリードである。又、半導体チップ2は、ここではCPU1個、FPU1個、BIU1個、キャッシュメモリ6個の合計9個の半導体チップで構成している。

【0009】 このような構造では、従来技術におけるキャップ11と接着剤8が不要とされるためにキャップに

3

生じる高さのパラツキは関係なく、半導体チップ2の上面にヒートシンク4を取着するために設けられる高熱伝導性接着剤3の厚さが厚くなることはない。又、キャップ11と接着材8とが不要となることで、半導体チップ2とヒートシンク4との間の熱伝達が良好なものとなり、半導体チップ2で発生する熱が有効にヒートシンクから放熱され、マルチチップモジュールの放熱性を向上することができる。

【0010】因みに、本実施例の構造では、従来構造に比較して熱抵抗を0.5℃/w程度低下させることができた。逆に、従来と同程度の放熱性でよい場合はその分ヒートシンク4を小さくできるため、小型化とコストダウンになる。第二の電気配線基板としてはセラミック基板であってもよいし、銅貼ガラス布エポキシ基板等であってもよい。樹脂1としては例えば住友ベークライト(株)から市販されているCR-2000なる商品名の樹脂があり、信頼性は問題ない。

【0011】図2は本発明の第2実施例を示す断面図であり、図1と等価な部分には同一符号を付してある。この実施例では樹脂1はトランスファーモールドされており、半導体チップ2は樹脂1によって埋設された状態にある。したがって、ヒートシンク4は樹脂1の上面に高熱伝導性接着剤3によって接着されている。この構成では、第一の電気配線基板7との間も樹脂で充填されている。このような構造にすると、半導体チップ2から発生する熱はヒートシンク4へ伝わるだけでなく、半導体チップ2から直接或いは樹脂1を介して第一の電気配線基板7に伝わり、更に第二の電気配線基板9にも伝わるため、前記実施例に比べ半導体チップ2の上面上に樹脂1が介在されることによる放熱性の劣化を捕うばかりでなく、却って放熱性を良くすることができる。

【0012】図3は本発明の第3実施例を示す断面図である。ここでは第二電気配線基板9をリードフレームで構成している。この実施例においても、半導体チップ2

4

は樹脂1内に埋設された構成とされるため、半導体チップ2で発生した熱はヒートシンク4に伝導されるばかりでなく、樹脂1や第一電気配線基板7を介してリードフレーム構成の第二電気配線基板9に伝達され、ここから良好に放熱されることになる。尚、前記各実施例では半導体チップ2は、CPU (Central Processing Unit) 1個、FPU (Floating Processing Unit) 1個、BIU (Bus Interface Unit) 1個、キャッシュメモリ6個の合計9個の半導体チップで構成した例を説明しているが、CPUとFPUが1個の半導体チップであってもいいし、CPUのなかにキャッシュメモリが入っていてもいい。

【0013】

【発明の効果】以上説明したように本発明は半導体チップと第一の電気配線基板とを樹脂により封止し、その上にヒートシンクを直接或いは樹脂を介して取付けることにより放熱性を向上させる効果があり、又小型化とコストダウンをはかることができる効果がある。

【図面の簡単な説明】

【図1】本発明のマルチチップモジュールの一実施例の断面図である。

【図2】本発明の第2実施例の断面図である。


【図3】本発明の第3実施例の断面図である。

【図4】従来のマルチチップモジュールの断面図である。


【符号の説明】

- 1 樹脂
- 2 半導体チップ
- 3 高熱伝導性接着剤
- 4 ヒートシンク
- 6 パンプ
- 7 第一の電気配線基板
- 9 第二の電気配線基板


【図1】



【図2】



【図3】



【図4】

